PCI Express & Ethernet 認證顧問服務

常見原因：PLL phase noise、REFCLK、SSC、power supply noise、crosstalk、reflection或data-dependent jitter

所有preset都差偏向clock／power；僅特定preset差偏向FIR／ISI／reflection。

常見原因

CDR逐漸失鎖、DFE／CTLE adaptation漂移、DUT重新EQ、thermal／power noise、SSC／SKP interaction或進入Recovery。

優先動作

同步記錄BER timeline、ED CDR／Sync、LTSSM state、DUT Rx status與溫度／電源；重複多次確認失效時間分布。

判讀方式

失效時間高度固定常見於state／adaptation事件；時間隨stress幅度縮短則較像margin threshold。

Sync Loss表示ED pattern synchronization、clock recovery或loopback path已無法維持，嚴重度高於零星bit error。

常見原因：CDR unlock、DUT離開loopback、LTSSM進Recovery、pattern／SKP處理錯誤或stress過重。

將所有stress降到最小；監測ED CDR lock與LTSSM；確認pattern、polarity、SKP filtering與loopback mode

常見原因：依優先度：DM-I calibration過重、reference plane錯誤、DM-I與ISI／RJ／SJ組合過重、Rx CTLE／DFE margin不足、adaptation在DM存在時失穩、CDR受zero-crossing jitter影響、DUT進Recovery、return path／reflection放大stress。

當DM sweep跨過某幅度後fail，便可將問題聚焦在DM calibration、Rx differential-noise tolerance、adaptation與return path。

注意：DM Disable Error Free不能直接證明DUT有缺陷；也可能是stress校準或reference plane使實際DM高於規範。

Gen6不能再只用eye opening判斷；SNDR評估noise＋distortion，RLM評估PAM4 level spacing。

常見原因：SNDR：PAM4 DAC／driver nonlinearity、compression、TX EQ saturation、power noise與clock jitter。RLM：level gain mismatch、driver saturation、不同symbol level loading／impedance差異。

判讀方式：單一eye特別小多半先查RLM／level linearity；三眼仍開但SNDR低則偏向noise／distortion。

校準會同時受線纜、連接器、溫度、示波器noise floor與各impairment交互作用影響。

常見原因：Cable phase drift、connector repeatability、CTLE設定、noise floor、RJ／SJ／DM-I／CM-I組合與量測平均方式。

常見原因：最常見是把總速率當成單一 Lane 速率，選錯 PHY／PMD、Lane 數、符號率、Test Mode 或 Pattern。例如同為 400G，可能是 8×50G PAM4，也可能是 4×100G PAM4；兩者的規範、Reference Receiver 與限制不同。

常見原因：TX Swing／Termination 設定錯誤、PAM4 DAC 或 Driver 非線性、P／N 增益不匹配、Driver Saturation、FFE Boost 壓縮，或量測點損耗未正確補償。典型現象是三個 PAM4 Eye 高度明顯不均。

某一個 Eye 特別小且隨 Swing 增加更嚴重，通常指向 Level Linearity／Driver Compression，而不是單純 Random Noise。

常見原因：SNDR 同時把 Noise 與 Distortion 納入，因此 Eye 看起來有開口並不保證合格。常見來源包含 Driver Nonlinearity、DAC Compression、TX FFE Saturation、Power Supply Noise、Clock Jitter、Crosstalk 與量測系統 Noise Floor。

若降低 Swing 或 FFE Boost 反而改善 SNDR，代表 Distortion／Compression 可能比 Random Noise 更主要；若關閉相鄰 Lane 改善，則查 Crosstalk／Power Integrity。

Scope Bandwidth、Sample Rate、Record Length、Acquisition Filter、Clock Recovery／CDR、Reference Receiver Filter、CTLE／FFE、Noise Correction 與軟體版本不一致。Compliance 量測是『模型化 Reference Receiver』，不是只看原始眼圖。

先用同一份 Waveform Offline Analysis；若結果仍不同，差異多半在演算法／版本。若 Offline 一致、即時量測不同，則查 Acquisition Path。

常見原因：PLL／Reference Clock Phase Noise、Duty-Cycle Distortion、SSC 設定、Power Noise、P／N Rise／Fall 不對稱、Package／Channel Reflection、FFE 不當與 Crosstalk 都可能造成。PAM4 Transition 類型更多，對 Timing Asymmetry 更敏感。

所有 Pattern／Preset 都差：偏向 Clock／Power；只在特定 Pattern 或 EQ 變差：偏向 ISI／Reflection／FFE；只在相鄰 Lane 活動時變差：偏向 Crosstalk。

常見差異包括標準／Compliance Software Revision、Scope 校正狀態、Cable／Fixture S-parameter、Connector Torque、Reference Plane、Acquisition Setup、溫度、DUT Firmware、Pattern 與測試時間。Margin 很小時，微小差異就會翻轉 Pass／Fail。

若結果差異落在量測不確定度或接近 Limit，應視為設計 Margin 不足；若差異很大，通常是架構選錯、Reference Plane 或軟體設定不一致。